(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-238132 (P2001-238132A)

(43)公開日 平成13年8月31日(2001.8.31)

(51) Int.Cl.7		識別記号	FΙ		รี	7]}*(参考)
H 0 4 N	5/335		H04N	5/335	E	4M118
					Q	5 C 0 2 4
H01L	27/146		H01L	27/14	Α	

審査請求 未請求 請求項の数3 OL (全 8 頁)

(21)出願番号	特願2000-42465(P2000-42465)
\&\/ LUMRHY 7	1TMG2000 42400(F2000 42400)

(22) 出願日 平成12年2月21日(2000.2.21)

(71)出願人 000004329

日本ピクター株式会社

神奈川県横浜市神奈川区守屋町3丁目12番

地

(72)発明者 本間 明

神奈川県横浜市神奈川区守屋町3丁目12番

地 日本ピクター株式会社内

Fターム(参考) 4M118 AA10 AB01 BA14 CA03 CA17

DB09 DD08 DD10 FA06 FA38

5C024 AA01 CA02 CA17 FA01 HA27


JA04

(54) 【発明の名称】 MOS型固体撮像装置及びその撮像方法。

(57)【要約】

【課題】 受光素子の信号蓄積期間の長さとその蓄積開始時間を全画素で同一にすることができるようにし、これにより動く被写体を静止画として取り込むときにも、画像の歪みを生じることのない、かつ電子的なシャッタ機能を有し、しかも画素の構成を複雑にすることのないMOS型固体撮像装置及びその撮像方法を提供する。

【解決手段】 光電変換により信号を生成し出力する受光素子と、その信号を増幅する増幅用MOSトランジスタと、前記受光素子と前記増幅用MOSトランジスタの間に設けられたスイッチ用MOSトランジスタとを有する画素を複数個マトリクス状に配列したMOS型固体撮像装置において、前記受光素子の出力部に接続された、前記受光素子の出力部を一定電位にリセットとするリセット用MOSトランジスタを設けた。



【特許請求の範囲】

【請求項1】光電変換により信号を生成し出力する受光素子と、その信号を増幅する増幅用MOSトランジスタと、前記受光素子と前記増幅用MOSトランジスタの間に設けられたスイッチ用MOSトランジスタとを有する画素を複数個マトリクス状に配列したMOS型固体撮像装置において、

1

前記受光素子の出力部に接続された、前記受光素子の出力部を一定電位にリセットとするリセット用MOSトランジスタを設けたことを特徴とするMOS型固体撮像装置。

【請求項2】光電変換により信号を生成し出力する受光素子と、その信号を増幅する増幅用MOSトランジスタと、前記受光素子と前記増幅用MOSトランジスタの間に設けられたスイッチ用MOSトランジスタとを有する画素を複数個マトリクス状に配列し画素部を構成したMOS型固体撮像装置において、

第1伝導型の基板と、この基板中に形成された第2伝導型の第1領域と、この第1領域中に形成された第1伝導型の第2領域とを有し、前記第2領域の下に前記第1領 20域のない開口部を設け、前記第1領域と前記第2領域とより前記受光素子を構成し、前記第1領域の電位を変化させることにより、前記第2領域を出力部とする前記受光素子の出力をリセットするトランジスタを有することを特徴とするMOS型固体撮像装置。

【請求項3】請求項1又は2に記載のMOS型固体撮像装置の撮像方法であって、

前記全画素の前記受光素子の出力を同時に所定の電位に 設定して前記受光素子による光信号蓄積を開始し、所定 時間経過後に前記全画素の前記受光素子の出力を同時に 30 前記増幅用トランジスタに入力して保持した後、前記画 素部の行毎に順次前記受光素子の出力を前記増幅用トランジスタより出力して、全画素の光信号蓄積を同時にか つ同一期間行うようにしたことを特徴とするMOS型固 体撮像装置の撮像方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、固体撮像装置及びその撮像方法に関わり、特に画像歪みの無い増幅型MOS型固体撮像装置及びその方法に関するものである。

[0002]

【従来の技術】近年、固体撮像素子として、低消費電力や周辺回路一体化の容易性が注目され、増幅型MOS型固体撮像装置が盛んに開発されている。以下、MOS型固体撮像素子の概要を添付説明図面とともに説明する。図6は、従来例のMOS型固体撮像装置の概略構成図である。図6に示すように、MOS型固体撮像装置30(以下、単に撮像装置ともいう)は、光電変換を行う画素部22とこの画素部22を制御し信号処理を行う周辺回路より概略構成される。

【0003】画素部22は、縦(以下、列ともいう)横(以下、行ともいう)に所定数のマトリクス状に並んだ画素12から構成される。これらの画素12には、行毎にこれらを制御するための行制御回路24より、TG線、RG線、RS線の各制御線(以下、単にTG、RG、RSともいう)が接続されており、列毎にこれらを制御するために列制御回路5よりSHS線、SHR線の各制御線(以下、単にSHS、SHRともいう)が接続されている。

【0004】画素部22から得られる光電変換信号は、画素部22と接続されている信号処理回路7により雑音除去やAD変換され出力される。行制御回路24と列制御回路5は、アドレス制御回路23に接続されている。アドレス制御回路23は、データ制御回路6に接続されている。信号処理回路7は、水平アドレス選択回路8及びデータ制御回路6に接続されている。

【0005】図7は、従来例のMOS型固体撮像装置における画素を示す構成図である。図7には、破線で囲まれて示される画素12とともに、これに接続される信号処理回路7中の信号処理部20が説明の容易のために示されている。なお、図7中において、Gはゲートを、Sはソースを、Dはドレインをそれぞれ示す。画素12は4個のMOSトランジスタM1, M2, M3、M4(以下、単にM1, M2, M3, M4ともいう)及び受光素子PD(以下、単にPDともいう)より構成されている。

【0006】PDのP側は接地されており、N側はM2のソースに接続されている。M2のゲートにはTGが接続されており、M2のドレインはM1のソース及びM3のゲートに接続されており、これらはノードSFを形成している。M1のゲートにはRGが接続されており、M1のドレインは基準電圧線15に接続されている。M3のドレインは基準電圧線15に接続されており、M3のドレインは基準電圧線15に接続されており、M3のソースはM4のソースに接続されている。

【0007】M4のゲートはRSに接続されており、画素12からの出力は、M4のドレインより出力される。M4のドレインは、信号処理部20に入力され、ノードのUTを経てMOSトランジスタM5(以下、単にM540ともいう)のドレインおよびMOSトランジスタM6およびM7(以下単に、M6, M7ともいう)の各ソースに接続されている。M5のゲートは基準電圧線16に接続され、所定の電圧VBを所定のタイミングで与えられるようになっており、M5のソースは接地されている。【0008】M6のゲートはSHSに接続され、M6のドレインは、容量CSの一端と差動アンプDA(以下、単にDAともいう)のプラス(+)端に接続されており、容量CSの他端は接地されている。M7のゲートはSHRに接続され、M7のドレインは、容量CRの一端とSHRに接続されている。M7のゲートはSHRに接続されている。M7のゲートはSHRに接続されている。M7のゲートはSHRに接続されている。M7のゲートはSHRに接続されている。M7のゲートはSHRに接続されている。M7のゲートはSHRに接続されている。M7のゲートは

SHRに接続され、M7のドレインは、容量CRの一端 50 とDAのマイナス(一)端に接続されており、容量CR の他端は接地されている。

【0009】次に、従来の画素12からの信号取出しについて説明する。図8は、従来例のMOS型固体撮像装置における制御信号のタイミングを示す図である。制御信号については、図8を参照する。図8には、例として画素部22における第1行の画素と第2行の画素に対する制御信号が示されているが、他の行に対しても同様である。横軸は時間を示す。まず、画素部22中の第1行の全画素12からの出力を、一行分同時に信号処理回路7に送り、その後左から1画素づつ読み出し出力した後、次に、第2行の全画素12からの出力を信号処理回路7に送る、さらにこれを順に下の行の画素12に繰り返して適用して、1フィールドの信号を読み出していた。

【0010】以下の説明は1つの画素についての説明であるが、各行を構成する全画素が同様の動作を行うものである。最初に第1行の画素12に接続されているRGを高電位にし、M1をオンとして、ノードSFを電圧VDDにセットする。RGを低電位にし、M1をオフとした後、RSを高電位にすると、M4がオンになる。M5のゲートには一定電圧VBがかかっており一定電流が流れるので、M3-M4-M5-CY-X7+1-DDの電位)-M3-M4-M5-CY-X7+1-CDDの電位)である電圧V1がノードOUTに現れる。その後、SHRを高電位にすると、M7がオンし、容量CRがV1に充電される。

【0011】次に、SHRを低電位にし、M7をオフとした後、TGを高電位にするとM2がオンし、受光素子PDの電位に比例してノードSFの電位が変化する。そして、(PDの電位に比例する電位) - (M3のしきい値電圧)の電圧V2がノードOUTに現れる。その後、SHSを高電位にすると、M6がオンし、容量CSがV2に充電される。容量CSとCRは差動増幅器DAの各入力につながっているので、その出力として、(V2-V1)の電圧、すなわち(PDの電位に比例する電圧) - (VDDの電位)の電圧が得られる。

【0012】このような画素からの出力信号の読み出し方法によって、M3のしきい値電圧の大きさや、各画素内のM3のしきい値電圧のばらつきに関係しない出力が得られるのである。SHSを所定時間の間、高電位にした後、SHSとRSを低電位とし、M6及びM4をオフにした後、所定時間だけRGとTGを同時に高電位とし、M1とM2をオンにし、ノードSFとPD(以下、受光素子の出力側をPDともいう)をVDDの電位にセットする。PDがVDDにセットされた後、TGが低電位となりM2がオフになるので、それ以後PDに入射した光によって発生した光信号は、PDに蓄積される。この画素のPDに光信号が蓄積される期間は、PDがVDDにセットされてから、次のフィールドでの同一行の信号読み出し動作でTGが高電位になるまでの間である。

12001-23813

Į

【0013】次の第2行の画素12に対する信号読み出しは、第1行の画素12に対する信号読出しが終った後に、上述したように第1行の場合と同様に行われる(図8の第2行のタイミング図を参照)。第1行と同様に、第2行の画素の光信号蓄積期間は、この画素の信号読み出しが終ってPDがVDDにセットされてから、次のフィールドの読み出しでTGが高電位になるまでの間である。

[0014]

【発明が解決しようとする課題】ところで、第1行の画素と第2行の画素の光信号蓄積期間は、長さは同じだが、開始時間にずれが生じていることになる。例えば、画素の行が500あり、30分の1秒で各行の画素を順次1回読み出すとすれば、上下1行間では、15000分の1秒、第1行と第500行では30分の1秒だけ、光信号蓄積の開始時間に差があることになる。

【0015】この光信号蓄積開始時間の違いは、動いている被写体を撮像して、動画として人が見る時にはあまり気にならないが、動画の一部を静止画として取り込 み、画像表示した場合には、輪郭が歪むなどの不具合が生じる。これは、特に、静止画専用のデジタルカメラへのMOS型固体撮像装置の応用を困難とするものである

[0017]

【課題を解決するための手段】上記目的を達成するための手段として、請求項1による本発明のMOS型固体撮像装置は、光電変換により信号を生成し出力する受光素子と、その信号を増幅する増幅用MOSトランジスタと、前記受光素子と前記増幅用MOSトランジスタの間に設けられたスイッチ用MOSトランジスタとを有する画素を複数個マトリクス状に配列したMOS型固体撮像40 装置において、前記受光素子の出力部に接続された、前記受光素子の出力部を一定電位にリセットとするリセット用MOSトランジスタを設けたことを特徴とするMOS型固体撮像装置を提供しようとするものである。

【0018】また、上記目的を達成するための手段として、請求項2による本発明のMOS型固体撮像装置は、 光電変換により信号を生成し出力する受光素子と、その信号を増幅する増幅用MOSトランジスタと、前記受光素子と前記増幅用MOSトランジスタの間に設けられたスイッチ用MOSトランジスタとを有する画素を複数個 50 マトリクス状に配列し画素部を構成したMOS型固体撮 像装置において、第1伝導型の基板と、この基板中に形 成された第2伝導型の第1領域と、この第1領域中に形 成された第1伝導型の第2領域とを有し、前記第2領域 の下に前記第1領域のない開口部を設け、前記第1領域 と前記第2領域とより前記受光素子を構成し、前記第1 領域の電位を変化させることにより、前記第2領域を出 力部とする前記受光素子の出力をリセットするトランジ スタを有することを特徴とするMOS型固体撮像装置を 提供しようとするものである。

【0019】また、上記目的を達成するための手段とし て、請求項3による本発明のMOS型固体撮像装置の撮 像方法は、請求項1又は2に記載のMOS型固体撮像装 置の撮像方法であって、前記全画素の前記受光素子の出 力を同時に所定の電位に設定して前記受光素子による光 信号蓄積を開始し、所定時間経過後に前記全画素の前記 受光素子の出力を同時に前記増幅用トランジスタに入力 して保持した後、前記画素部の行毎に順次前記受光素子 の出力を前記増幅用トランジスタより出力して、全画素 の光信号蓄積を同時にかつ同一期間行うようにしたこと ようとするものである。

[0020]

【発明の実施の形態】以下、本発明の実施の形態につい て、図面を参照して説明する。なお、以下の説明におい て、従来例の構成と同一のものには、同一の参照符号を 付して、その説明を省略している。

【0021】(第1実施例)図1は、本発明によるMO S型固体撮像装置の概略構成図である。図2は、本発明 によるMOS型固体撮像装置の第1実施例における画素 体撮像装置の第1実施例における制御信号のタイミング を示す図である。

【0022】図1に示す本発明のMOS型固体撮像装置 1は、上述した従来例のMOS型固体撮像装置30にお けるアドレス制御装置23に代えてアドレス制御装置3 を、行制御装置24に代えて行制御装置4を、画素部2 2に代えて画素部2を、画素12に代えて画素10を用 いた以外は、従来例のMOS型固体撮像装置と同一構成 を有している。行制御回路4は、行制御回路24から出 制御線(以下、単にRPD、PWLともいう)を有して おり、本実施例においては、RPDが各行の画素10に 接続されている。アドレス制御回路3は、このような行 制御回路4を制御している。

【0023】図2に示す本発明のMOS型固体撮像装置 の画素10には、従来例の画素12に対して、新たにM OSトランジスタM8(以下、単にM8ともいう)が追 加されている。ここで、M8について、そのドレインは 基準電圧供給線15に接続され、そのゲートはRPDに 接続され、そのソースは受光素子PDのN側に接続され 50 に比例する電圧)-(VDDの電位)の電圧が得られ

ている。M8は、PDのリセットを行うリセット用のト ランジスタである。図2中において、Gはゲートを、S はソースを、Dはドレインをそれぞれ示す。

【0024】なお、各MOSトランジスタの機能を説明 すると、M1はVDDセット用のスイッチとして、M2 は、PDからの出力をセットするスイッチとして、M3 はSFの電位のアンプ用として、M4はスイッチとし て、M5はOUTに出力させる負荷用として、M6及び M7はスイッチとして機能する。図3には、各制御線か ら画素10に供給される制御信号のタイミングが示され ている。例として画素部2の第1行の画素10及び第2 行の画素10に対するものが示されているが、後述する ように、他の行に対しても同様の動作を行う。横軸は時 間を示す。

【0025】以下、本実施例における画素10からの信 号処理について説明する。まず、画素部2の全画素10 のRGを高電位にしてM1をオンし、全画素10のノー ドSFをVDDの電位にセットする。次にRGを低電位 にしてM1をオフした後、全画素10のTGを高電位に を特徴とするMOS型固体撮像装置の撮像方法を提供し 20 してM2をオンする。これにより、全画素10の受光素 子PDから受光素子PDの電位に比例した電圧がSFに 伝達される。その後、TGを低電位にしM2をオフした 後、全画素10のRPDを高電位にしてM8をオンす る。この結果、全画素10の受光素子PDがVDDの電 位にセットされる。

【0026】受光素子PDがVDDにセットされた後、 RPDを低電位にし、M8をオフすると、これより全画 素10が同時に光信号の蓄積をスタートする。 すなわ ち、全画素のフローティング状態の受光素子PDに光が を示す構成図である。図3は、本発明によるMOS型固 30 入射してキャリアが発生し、受光素子PDのN側に電荷 が蓄積される。この信号蓄積の期間は、全画素10のT Gが再び同時に高電位になるまでの時間となるように制 御されるので、結局、全画素10とも信号蓄積時間の長 さと開始時間が同じになる。

> 【0027】全画素10同時にノードSFに転送された 信号は、その後は、従来例と同様に、1行ずつ順次読み 出される。最初に第1行の画素のRSが高電位となりM 4がオンすると、M5にはVBがかかっているので、

(PDの電位に比例する電圧) - (M3のしきい値電 力される制御信号線に加えて、RPD線、PWL線の各 40 圧)の電圧がノードOUTに現れる。その後SHSを高 電位にしM6をオンすると、この電圧で容量CSが充電 される。

> 【0028】SHSを低電圧にし、M6をオフした後、 RGを高電位にしてM1をオンするとノードSFはVD Dの電圧にセットされ、ノードOUTの電圧が(VDD の電位) - (M3のしきい値電圧) に変化する。この電 圧で容量CRを充電するためにSHRを高電位にしM7 をオンする。容量CSとCRは差動増幅器DAの各入力 に接続しているので、DAの出力として、(PDの電位

る。これは、各画素10毎のM3のしきい値電圧のばら つきに関係しない出力となるので、画素10ごとに固定 的に発生する固定パターン雑音がない。

【0029】第1行の画素の信号読出しが終了したら、 同様な方法で、第2行の画素の信号を読出し、これを繰 り返し1フィールドの信号読出しを行う。以上説明した ように、本実施例では全画素10とも同一の時間に受光 した光信号蓄積を開始し、同一の時間に、蓄積された光 信号を一括してノードSFに転送し、その後、一行づつ の画素から信号を読み出すのであるから、動く被写体を 静止画として取り込む時にも画像の歪みを発生しない。

【0030】また、本実施例では、受光素子PDのリセ ット用トランジスタM8は各画素行の信号読み出し動作 には無関係なのであるから、信号読み出し中のどのタイ ミングでオン、オフしても良い。その結果、M8のオ ン、オフ時間を調整して、電子シャッタの機能を実現す ることができる。例えば、30分の1秒で全画素を読み 出す場合では、図3のタイミングチャートの左端で1度 全画素の受光素子をリセットした後、全画素の読み出し 30分の1秒に相当する。又、例えば1000分の1秒 のシャッタスピードを実現する時は、全画素の読み出し 期間が終る1000分の1秒前に受光素子をリセットし それまでに蓄積した光信号をキャンセルし、残りの時間 (1000分の1秒間) に集めた光信号だけを読み出せ ば良い。この機能を使えば、高速で動く被写体でも、ぶ れの無い静止画として取り込むことができる。

【0031】(第2実施例)図4は、本発明によるMO S型固体撮像装置の第2実施例における画素を示す構成 図である。図4に示す本発明のMOS型固体撮像装置1 における画素11は、上述した実施例1の画素10にお ける受光素子PD及びリセット用トランジスタM8に代 えて縦型NPN型構造トランジスタT1を用い、M8の 制御線RPDに変えて、T1にPWL線が接続されてい る以外は、実施例1の画素と同一構成をしている。実施 例のMOS型固体撮像装置1は、本実施例においては、 行制御としてPWLに代えてRPDを用いる。

【0032】ここで、縦型NPN型構造トランジスタT 1 (以下、単にT1ともいう) につき説明する。図5 は、本発明によるMOS型固体撮像装置の第2実施例に 40 光に対する感度の低下を抑えることができる。なお、以 おける受光素子の断面図である。図5において、32 は、N型基板、33はPウェル領域、31はN型領域、 35は、Pウェル開口部、34は空乏層を示す。受光素 子(PDと示す)は、N型基板内のPウェル領域33 と、その中に形成されているN型領域31のPN接合で 形成する。

【0033】N型領域31の下にあるのPウェル領域3 3の一部にPウェルが無い開口部(Pウェル開口部3 5)を設ける。このPウェル開口部35の寸法WはN型 基板31が電源電圧、Pウェル領域33がグランド電位 50 たMOS型固体撮像装置において、前記受光素子の出力

の時、Pウェル開口部35のN型領域が全部、空乏層と なる様に設定する。

【0034】ここでN型基板32は基準電圧電源線15 に接続されておりVDDが供給されている。Pウェル領 域33はPWLに接続されており、N型領域はM2のソ ースに接続されている。PWLがグランド電位のとき (図4(A)電荷蓄積時の場合)、N型領域31とN型 基板32は空乏層34で分離され、光の入射により発生 した光キャリアはN型領域31とPウェル領域33との PN接合に蓄積される。

【0035】一方、PWLをグランド電位と電源電位V DDとの中間程度に設定すると(図4(B)リセット時 の場合)、N型基板32とPウェル領域33との逆バイ アスが減少するので、Pウェル開口部35における空乏 層34が分離し、N型領域31とN型基板32が導通し てN型領域は電源電位VDDとなり、受光素子はリセッ トされる。

【0036】従って、本実施例においては、上述の第1 実施例で説明した図3のタイミングチャートにおけるR 期間中に再度リセットしなければ、シャッタスピードは 20 PDをPWLに代えて、かつRPDを高電位にする代わ りに、PWLを所定の電位にすれば、実施例1と同様の 信号取出しを行うことができることがわかる。すなわ ち、本実施例では、全画素11が同一の時間に受光によ る光信号蓄積を開始し、同一の時間に、蓄積された光信 号を一括してノードSFに転送し、その後、一行づつの 画素から信号を読み出すのであるから、動く被写体を静 止画として取り込む時にも画像の歪みを発生しない。

> 【0037】また、本実施例では、受光素子PDとこれ をリセットする機能を有するトランジスタT1における 30 リセット動作は各画素行の信号読み出し動作には無関係 なのであるから、信号読み出し中のどのタイミングでオ ン、オフしても良い。その結果、T1のオン、オフ時間 を調整して、電子シャッタの機能を実現することができ ることは実施例1と同様である。

【0038】第1実施例では1画素あたり5個のMOS トランジスタで構成され、従来例の画素よりMOSトラ ンジスタが1個多く、その分だけ、受光素子の面積を小 さくする必要があったが、本実施例ではこの点も改善 し、受光素子の面積を従来例と同等にするものであり、 上縦型NPNトランジスタT1を例に説明したが、これ に代えて、縦型PNPトランジスタを用いても良い。

[0039]

【発明の効果】以上説明したように、請求項1による本 発明のMOS型固体撮像装置は、光電変換により信号を 生成し出力する受光素子と、その信号を増幅する増幅用 MOSトランジスタと、前記受光素子と前記増幅用MO Sトランジスタの間に設けられたスイッチ用MOSトラ ンジスタとを有する画素を複数個マトリクス状に配列し

(6)

部に接続された、前記受光素子の出力部を一定電位にリセットとするリセット用MOSトランジスタを設けたことにより、受光素子の信号蓄積期間の長さとその蓄積開始時間を全画素で同一にすることができるようにし、これにより動く被写体を静止画として取り込むときにも、画像の歪みを生じることのない、かつ電子的なシャッタ機能を有するMOS型固体撮像装置を提供することができるという効果がある。

【0040】また、以上説明したように、請求項2によ る本発明のMOS型固体撮像装置は、また、光電変換に より信号を生成し出力する受光素子と、その信号を増幅 する増幅用MOSトランジスタと、前記受光素子と前記 増幅用MOSトランジスタの間に設けられたスイッチ用 MOSトランジスタとを有する画素を複数個マトリクス 状に配列し画素部を構成したMOS型固体撮像装置にお いて、第1伝導型の基板と、この基板中に形成された第 2伝導型の第1領域と、この第1領域中に形成された第 1伝導型の第2領域とを有し、前記第2領域の下に前記 第1領域のない開口部を設け、前記第1領域と前記第2 領域とより前記受光素子を構成し、前記第1領域の電位 を変化させることにより、前記第2領域を出力部とする 前記受光素子の出力をリセットするトランジスタを有す ることにより、受光素子の信号蓄積期間の長さとその蓄 積開始時間を全画素で同一にすることができるように し、これにより動く被写体を静止画として取り込むとき にも、画像の歪みを生じることのない、かつ電子的なシ ャッタ機能を有し、しかも画素の構成を複雑にすること のないMOS型固体撮像装置を提供することができると いう効果がある。

【0041】また、以上説明したように、請求項3による本発明のMOS型固体撮像装置の撮像方法は、請求項1又は2に記載のMOS型固体撮像装置の撮像方法であって、前記全画素の前記受光素子の出力を同時に所定の電位に設定して前記受光素子による光信号蓄積を開始し、所定時間経過後に前記全画素の前記受光素子の出力を同時に前記増幅用トランジスタに入力して保持した *

*後、前記画素部の行毎に順次前記受光素子の出力を前記増幅用トランジスタより出力して、全画素の光信号蓄積を同時にかつ同一期間行うようにしたことにより、受光素子の信号蓄積期間の長さとその蓄積開始時間を全画素で同一にすることができるようにし、これにより動く被写体を静止画として取り込むときにも、画像の歪みを生じることのない、かつ電子的なシャッタ機能を有するMOS型固体撮像装置の撮像方法を提供することができるという効果がある。

0 【図面の簡単な説明】

【図1】本発明によるMOS型固体撮像装置の概略構成 図である。

【図2】本発明によるMOS型固体撮像装置の第1実施例における画素を示す構成図である。

【図3】本発明によるMOS型固体撮像装置の第1実施例における制御信号のタイミングを示す図である。

【図4】本発明によるMOS型固体撮像装置の第2実施例における画素を示す構成図である。

【図5】本発明によるMOS型固体撮像装置の第2実施 例における受光素子の断面図である。


【図6】従来例のMOS型固体撮像装置の概略構成図である。


【図7】従来例のMOS型固体撮像装置における画素を示す構成図である。

【図8】従来例のMOS型固体撮像装置における制御信号のタイミングを示す図である。


【符号の説明】

1…MOS型固体撮像装置、2…画素部、3…アドレス制御回路、4…行制御回路、5…列制御回路、6…データ制御回路、7…信号処理回路、8…水平アドレス選択回路、10…画素、11…画素、12…画素、15…基準電圧供給線、16…基準電圧供給線、20…信号処理部、22…画素部、23…アドレス制御回路、24…行制御回路、30…MOS型固体撮像装置、31…N型領域、32…N型基板、33…Pウェル領域、34…空乏層、35…Pウェル用口部。





【図2】



【図8】

